DDR5: Vier Speicherchips pro Bank, fünfter für die ECC-Überprüfung auf dem Chip
Als Meilenstein im Computerspeicher hat JEDEC die endgültige Spezifikation für den nächsten wichtigen Standard für DDR5-SDRAM-Speicher veröffentlicht. Die neueste Version des DDR4-Standards ist seit Ende der 00er Jahre die Hauptstütze der PC- und Serverentwicklung. DDR5 erweitert die Speicherkapazitäten erneut und verdoppelt sowohl die Spitzengeschwindigkeit als auch die Speicherkapazität. Das Bügeln des neuen Standards wird für 2021 erwartet. Die Implementierung beginnt auf Serverebene und wird dann auf Client-PCs und andere Geräte übertragen.
Die DDR5-Version war ursprünglich für 2018 geplant. Die heutige Veröffentlichung der DDR5-Spezifikationen liegt etwas hinter dem ursprünglichen JEDEC-Zeitplan, was jedoch nicht von seiner Bedeutung ablenkt. Wie bei jeder vorherigen DDR-Iteration liegt der Fokus für DDR5 erneut auf der Verbesserung der Speicherdichte und -geschwindigkeit. JEDEC zielt darauf ab, beide zu verdoppeln und eine maximale Speichergeschwindigkeit von mindestens 6,4 Gbit / s festzulegen, während die Kapazität eines voll gepackten LRDIMM 2 TB erreichen kann.
| Generation JEDEC DDR | ||||||
| DDR5 | DDR4 | DDR3 | LPDDR5 | |||
| Max. Dichte eines Kerns | 64 Gbit / s | 16 Gbit / s | 4 Gbit / s | 32 Gbit / s | ||
| Max. UDIMM-Größe | 128 GB | 32 GB | 8 GB | n / a | ||
| Max. Übertragungsgeschwindigkeit | 6,4 Gbit / s | 3,2 Gbit / s | 1,6 Gbit / s | 6,4 Gbit / s | ||
| Kanäle | 2 | 1 | 1 | 1 | ||
| Breite (Nicht-ECC) | 64-Bit (2x32) | 64-Bit | 64-Bit | 16-Bit | ||
| Banken
(pro Gruppe) |
4 | 4 | 8 | Sechszehn | ||
| Bankgruppen | 8/4 | 4/2 | 1 | 4 | ||
| Paketlänge | BL16 | BL8 | BL8 | BL16 | ||
| Spannung (Vdd) | 1,1V | 1,2V | 1,5V | 1,05 V. | ||
| Vddq | 1,1V | 1,2V | 1,5V | 0,5 V. | ||
DDR5 wurde für mehrere Jahre (oder Jahrzehnte) entwickelt und ermöglicht die Verwendung einzelner Speicherchips mit bis zu 64 Gbit / s, was der vierfachen maximalen Dichte von 16 Gbit DDR4 entspricht. In Kombination mit dem Stapeln, mit dem bis zu 8 Kerne (Chips) auf einem einzelnen Chip gestapelt werden können, kann ein 40-Zellen-LRDIMM eine effektive Speicherkapazität von 2 TB oder 128 GB für herkömmliche Design-DIMMs erreichen.
Die Speicherkapazität wächst jedoch allmählich, aber die Geschwindigkeit steigt sofort an. DDR5 wird mit 4,8 Gbit / s gestartet, was etwa 50% schneller ist als die offizielle DDR4-Höchstgeschwindigkeit von 3,2 Gbit / s. In den folgenden Jahren ermöglicht die aktuelle Version der Spezifikation Datenraten von bis zu 6,4 Gbit / s. Mit fortschreitender Technologie kann SK Hynix in diesem Jahrzehnt tatsächlich sein DDR5-8400-Ziel erreichen .
Das Herzstück dieser Geschwindigkeitsziele sind Änderungen sowohl im DIMM als auch im Speicherbus, um viele Daten pro Takt zu speisen und zu transportieren. Da die Taktfrequenz bei mehreren hundert Megahertz festsitzt und noch nicht erhöht werden konnte, muss die Parallelität erhöht werden (dasselbe passiert in der CPU, wo dem Chip mehr Kerne hinzugefügt werden).
Wie bei anderen Standards wie LPDDR4 und GDDR6 ist ein DIMM in zwei Kanäle aufgeteilt. Anstelle eines 64-Bit-Datenkanals pro DIMM bietet DDR5 zwei unabhängige 32-Bit-Datenkanäle (oder 40-Bit mit ECC-Überprüfung). Währenddessen verdoppelt sich die Paketlänge für jeden Kanal von 8 Byte (BL8) auf 16 Byte (BL16), sodass jeder Kanal 64 Bytes pro Operation liefert. Somit führt ein DDR5-DIMM mit derselben Kerngeschwindigkeit zwei 64-Byte-Operationen in der Zeit aus, die ein DDR4-DIMM benötigt, um eine auszuführen, wodurch die effektive Bandbreite verdoppelt wird.
Neben der Änderung der Speicherbänke hat JEDEC einen leicht modifizierten Bus eingeführt, der jedoch mit engeren Toleranzen arbeitet.
Eine wichtige Triebkraft ist hier die Einführung des Decision Feedback Equalization (DFE). Auf einem sehr hohen Niveau ist DFE ein Mittel zur Reduzierung des Intersymbolrauschens, indem Rückkopplungen vom Speicherbusempfänger verwendet werden, um eine bessere Ausrichtung bereitzustellen. Eine bessere Ausrichtung ermöglicht wiederum ein saubereres Signal für den Bus, um die Übertragungsgeschwindigkeit zu erhöhen.
Neben der Änderung der Kerndichte und der Speichergeschwindigkeit verbessert DDR5 auch die Betriebsspannungen. Gemäß den Spezifikationen wird DDR5 mit einer Vdd von 1,1 V betrieben, verglichen mit 1,2 V für DDR4. Wie bei früheren Updates sollte dies die Effizienz der Speicherleistung geringfügig verbessern. Zusätzlich verfügen die Module jetzt über eingebaute Spannungsregler.
Im DDR5-DIMM-Speicher befinden sich noch 288 Pins (Pins), die Pinbelegung ist jedoch unterschiedlich.
Dies ähnelt dem Übergang von DDR2 zu DDR3, bei dem auch die Anzahl der Pins gleich blieb: 240 Pins.
Aber natürlich kann DDR5 nicht in alten Sockets verwendet werden, selbst wenn es dort eingesetzt ist.
JEDEC setzt einen Standard, den seine Mitglieder verwenden können. Große Speicherhersteller, die von Anfang an am DDR5-Entwicklungsprozess beteiligt waren, haben bereits DIMM-Prototypen entwickelt und erwägen nun, die ersten kommerziellen Produkte auf den Markt zu bringen. Zum Beispiel hat SK Hynix bereits im November 2019 einen DDR5-Prototyp veröffentlicht.
Die ersten DDR5-Module und Motherboards werden voraussichtlich 12 bis 18 Monate nach Fertigstellung des Standards ausgeliefert.
